Proses EPI (Epitaxy) adalah teknologi pertumbuhan bahan utama dalam pembuatan semikonduktor . ia epitaxies lapisan silikon tunggal kristal atau silikon silikon yang berkualiti tinggi, silikon yang tinggi, Bicmos, cip RF, dan lain -lain .
1. Definisi proses EPI
Epitaxy (pertumbuhan epitaxial) merujuk kepada pertumbuhan bahan-bahan yang sama atau berbeza di sepanjang arah kisi pada substrat kristal (biasanya silikon tunggal kristal) dengan struktur kisi yang sedia ada untuk membentuk lapisan bahan kristal tunggal baru dengan orientasi kristal yang sama seperti substrat .
2. Tujuan utama proses EPI
| Tujuan | Menggambarkan |
| Kualiti kristal yang lebih baik | Menyediakan lapisan pertumbuhan ketumpatan berkualiti tinggi dan berkualiti tinggi |
| Mengawal kepekatan doping dan jenis | Rantau yang lebih rendah (doped rendah) atau lebih doped daripada substrat, membentuk rantau drift . |
| Memperkenalkan kejuruteraan terikan | Memperkenalkan SIGE atau tekanan di lapisan EPI untuk meningkatkan mobiliti pembawa (seperti silikon tegang) |
| Menyediakan lapisan pengasingan peranti | Menyokong pembentukan lapisan pengasingan menegak di SOI, bicmos dan struktur lain |
| Menyokong struktur peranti voltan tinggi |
Sebagai contoh, LDMOS dan IGBT memerlukan lapisan EPI yang tebal dan rendah sebagai rantau drift untuk meningkatkan voltan kerosakan .
|
3. klasifikasi proses epi
1. klasifikasi mengikut jenis bahan
| Jenis | Menggambarkan |
| Si Epi | Lapisan epitaxial silikon kristal tunggal yang paling biasa |
| Sige Epi | Lapisan epitaxial silikon-doped germanium untuk kejuruteraan terikan atau peranti RF |
| SI: C EPI | Lapisan epitaxial silikon karbon-doped untuk menghadkan penyebaran boron (PMOS) |
| III-V EPI | Gaas, INP, dan lain-lain ., terutamanya digunakan dalam peranti optoelektronik, peranti berkelajuan tinggi (biasanya tidak dalam garis utama CMOS) |
2. klasifikasi dengan jenis doping
| Jenis | Menggambarkan |
| N-jenis epi | Fosforus/arsenik doped, sesuai untuk lapisan drift peranti kuasa seperti n-ldmos |
| P-jenis epi | Boron doped, sesuai untuk struktur peranti cmos p-jenis |
| Epi intrinsik | Doping yang sangat rendah, dekat dengan silikon intrinsik, untuk aplikasi voltan tinggi |
3. klasifikasi mengikut bentuk struktur
| Jenis | Menggambarkan |
| Epi satu lapisan | Struktur ketebalan/doping tunggal |
| Multilayer Epi | Doping yang dinilai, seperti lapisan P/N yang diperlukan untuk struktur superjunction SJ MOSFET |
| Epi Selektif | Tumbuh hanya di kawasan tempatan wafer (seperti sumber/longkang), digunakan untuk struktur finfet atau tegang |
4. Gambaran keseluruhan aliran proses EPI
Penyediaan Substrat:
- Pembersihan wafer silikon yang digilap (pembersihan RCA);
- Keluarkan lapisan oksida asal (rawatan gas HF atau HCl);
- Pengurangan permukaan untuk membersihkan permukaan Si (100)
Pertumbuhan Kristal (Reaksi Epitaxial):
-Gunakan proses CVD (pemendapan wap kimia);
-Gas reaksi biasa:
-Sih₄ (silane), sicl₄, hcl
-Doping gas: ph₃ (fosforus), b₂h₆ (boron), ash₃ (arsenik)
Parameter kawalan proses:
-Temperature: 900 darjah ~ 1200 darjah (dinding panas atau reaktor dinding sejuk)
-Pressure: tekanan rendah atau tekanan atmosfera;
-Provth rate:<1μm/min (strict requirements on thickness/uniformity)
Pemprosesan selepas:
-Test ketebalan keseragaman, pengedaran doping;
-STEP Pengukuran ketinggian;
Analisis kecacatan -surface (e . g . Menggunakan optik/SEM/AFM/etc untuk mengesan kehelan kristal)
5. senario aplikasi epi biasa
1. peranti kuasa (ldmos, igbt, diod)
Doping rendah, lapisan epi tebal membentuk kawasan hanyut;
Meningkatkan voltan kerosakan dan mengurangkan kehilangan konduksi .
2. peranti prestasi tinggi Finfet/CMOS
SIGE EPI selektif dalam sumber/longkang;
Memperkenalkan ketegangan, meningkatkan pergerakan dan mengurangkan rintangan .
3. Peranti RF (RF CMOS, HBT)
Lapisan SIGE Epi yang dikawal secara tepat membentuk struktur heterogen (seperti SIGE HBT);
Memberi tindak balas frekuensi yang lebih baik dan ciri -ciri bunyi yang rendah .
6. Cabaran proses EPI
| Cabaran | Menggambarkan |
| Kawalan kecacatan kekisi | Lapisan EPI mesti mengekalkan ketumpatan dislokasi yang rendah (E . g . tdd <1E4) |
| Kawalan ketepatan doping | Untuk mencapai variasi <5%, terutamanya dalam struktur pelbagai lapisan |
| Kebersihan antara muka | Kekotoran/pengoksidaan antara muka boleh menyebabkan ketidakcocokan kristal dan degradasi elektrik |
| Ketinggian langkah/kawalan tangga | Keperluan tinggi untuk fotolitografi dan kebosanan berikutnya |
| Kos | Peralatan epi mahal, lambat dan mahal |
7. Hubungan Antara Epi dan Teknologi Lain
| Teknologi | Hubungan |
| Soi | EPI boleh ditanam di lapisan silikon untuk fabrikasi peranti |
| Finfet | Sumber/longkang sering menggunakan epi terpilih untuk memperkenalkan ketegangan |
| Super Junction | Lapisan pelbagai lapisan EPI jenis P/N yang bergantian membentuk struktur MOS voltan tinggi |
| CMO Voltan Tinggi | Lapisan EPI merupakan rantau hanyut voltan tinggi dan bersama-sama mengoptimumkan RON dan BV dengan lapisan terkubur |
Meringkaskan
| Projek | Kandungan |
| Tujuan | Menyediakan struktur kristal tunggal yang berkualiti tinggi, doping |
| Cara | Epitaxy kristal tunggal (CVD) pada wafer |
| Permohonan | Peranti Voltan Tinggi, RF, FinFET, SOI, Peranti Kuasa, dan lain -lain . |
| Cabaran | Kecacatan kristal, ketepatan doping, kebosanan permukaan, kos |